

具有监视功能的低电压理想二极管控制器

主要特色

- 功率二极管的低损耗型替代方案:可代替大功率二极管及其散热电路
- 0V至18V电源“或”或者保持功能
- 用于控制N沟道MOSFET
- 反向电流使能控制
- 可热插拔
- 0.5μs接通和关断时间
- 欠压和过压保护功能
- 开路MOSFET检测
- 状态和故障输出
- 12引脚DFN封装

应用范围

- 冗余电源
- 电源保持
- 电信基础设施
- 电脑系统和服务器

简要描述

BT®9352A 采用一个外部 N 沟道 MOSFET 构成一个近乎理想的二极管。该方案可替代一个大功率肖特基二极管及其散热器，从而节省了功率损耗和电路板面积。理想二极管功能实现了低损耗电源“或”和电源保持应用。

快速接通减小了电源切换期间的负载电压变化。如果输入电源发生故障或被短路，快速关断功能将最大限度地控制反向电流。

该控制器可采用 2.9V 至 18V 的电源供电。当输入电压更低时，VCC 引脚需要一个外部电源进行供电。在欠压或过压条件下，电源通路被断开。这款控制器还具有开路 MOSFET 检测电路，如果在 MOSFET 导通状态下器件两端的压降过大，该检测电路将发出指示信号。

REV 引脚将对反向电流进行控制，并在需要时允许反向电流导通。

典型应用




图 1 用于冗余电源的理想二极管应用

额定极限

VIN,OUT,SOURCE.....	-2V to 24V	工作温度范围	-40℃ to 85℃
VCC	-0.3V to 6V	存放温度	-65℃ to 150℃
CPO,GATE	-0.3V to 30V	引脚温度(焊接 10 秒)	300℃
UV,OV,REV	-0.3V to 24V		
FAULTB,STATUSB.....	-0.3V to 24V		

引脚配置




图 2 BT9352A DFN12 封装的引脚配置

引脚功能

VIN: 为芯片提供输入电压，连接外部 MOSFET 一端，为低压电源 VCC 供电。可以通过输入电压与输出电压的比较控制 MOSFET 的栅极。

VCC: 低压电源，连接一个 0.1μF 的旁路电容到地。当 VIN>2.9V 时，芯片内部产生一个低压电源。当 VIN 低于 2.9V 时，需连接一个外部 2.9V 到 6V 的供电电源。

UV: 欠压比较器输入。引脚电压低于 0.5V 时，欠压保护开启，功率管关闭。

OV: 过压比较器输入。引脚电压高于 0.5V 时，过压保护开启，功率管关闭。

STATUSBAR: MOSFET 状态输出引脚，当外部 MOSFET 正常工作，该引脚为低。

FAULTBAR: 故障输出引脚。当发生故障时，该引脚为低。故障可能是欠压故障，过压故障或者 MOSFET 开路故障。

REV: 反向电流控制引脚。接地时，芯片为二极管功能，接至高于 1V 电压时，MOSFET 允许反向电流通路。

OUT: 输出电压检测引脚。该引脚连接在外部 MOSFET 输出端。通过该电压与输入电压的比较，控制 MOSFET 栅极电压。

GND: 设备供地引脚。

SOURCE: MOSFET 栅极驱动反馈。引脚连接到 MOSFET 源极。

GATE: 栅极驱动引脚。

CPO: 电荷泵输出引脚,该引脚连接一个电容至 SOURCE。电容大小相当于 10 倍的栅电容。电荷存储在这个电容中用于 GATE 引脚的快速上拉功能。如果不需要快速上拉功能，该引脚可以悬空。

参数指标

如无特殊说明，测试温度 25℃。

参数	条件	最小值	典型值	最大值	单位
芯片耐压		2.9		18	V
	外部供电 2.9V-4.7V	0		VCC	V
	外部供电 4.7V-6V	0		18	V
VCC	外部供电	2.9		6	V
	内部供电		4		V
I _{VIN}			2.3		mA
I _{VCC}	VCC=5v,VIN=0		2.3		mA
V _{CC(UVLO)}	VCC RISING		2.6		V
	VCC(HYST)		110		mV
V _{FWD(REG)}	V _{IN} -V _{OUT}		25		mV
ΔV _{GATE}	V _{GATE} -V _{SOURCE} , V _{FWD} =0.1V		6.6		V
V _{UV,OV(TH)}	V _{UV} 下降沿, V _{OV} 上升沿		500		mV
V _{REV(TH)}			1		V
I _{CPO}	V _{CPO} =V _{IN} =2.9V		80		μA
	V _{CPO} =V _{IN} =18V		80		μA
I _{GATE}	V _{FWD} =0.2V, V _{GATE} =0V,V _{CPO} =17V		-1		A
	V _{FWD} =-0.2V, V _{GATE} =5V		1		A
	V _{UV} =0V, V _{GATE} =2.5V		100		μA
I _{FLT,STAT(UP)}	V=0V		10		μA
ΔV _{GATE(STATUSB)}	MOS 导通状态, STATUSB 拉低, V _{FWD} =50mV		1.2		V
V _{FWS(FLT)}	MOS 开路状态, FAULTB 拉低		250		mV




图 3 BT9352A 原理框图

工作原理

原理概述

BT9352A 控制芯片既可以控制单个的 N 沟道 MOSFET，也可以控制 Back-to-Back N 沟道 MOSFET 用来模拟理想二极管。双场效应管可以在过压或欠压状态下消除 VIN 到 OUT 的漏电流。

在 VIN 和 OUT 引脚间，有一个用于时时检测两引脚电压的运放，并且驱动 GATE 引脚来控制整个环路。放大器控制外部的 MOSFET 的栅极，使其正向电压降 (VIN-OUT) 调整至 25mV。如果负载电流的变化引起正压降大于 25mV 时，MOSFET 的栅极电压将会上升。对于较大的输出电流，场效应管的栅极电压会驱动器件完全导通，从而两引脚间的压降等于 $I_{OUT} \cdot R_{DS(on)}$ 。

当输入电源被短路且 MOSFET 尚处于开通状态时，会从负载反向流回到输入端较大电流。检测环路将会快速报错，并通过快速拉低 GATE 引脚来关闭外部 MOSFET。REV 引脚用于允许反向电流，该引脚连接至高电位时，器件完全导通，其电阻替代了原本二极管。

当环路检测到正向压降变大，就会启动快速上拉功能并将 GATE 拉高。使用快速上拉功能时，SOURCE 引脚和 CPO 引脚之间需要连接一个外部电容器。当设备上电时，该外部电容由内部的电荷泵对其进行充电，储存下来的电荷将会用于拉高 MOSFET 的栅极。

通过 VIN 电源供电，内部低压电压源产生一个 4V 的电压。如果输入电压低于 2.9V 时，需 GATE 引脚的电荷来自于 CPO 引脚。内部的电压限制模块使 GATE 电压高于 SOURCE 6.4V，CPO 高于 SOURCE 7V。

OV、UV 和 VCC 的比较器控制着外部 MOSFET 通断与否。当 OV 引脚电压高于 0.5V 时，或 UV 引脚低于 0.5V 或者 VCC 电压低于 2.6V 时，外部 MOSFET 将会关断。当所有状态正常到 MOSFET 打开会有一个 40 μ s 左右的延迟。过压保护时 GATE 将会被快速拉低；欠压保护时，

信息说明

高可靠性系统通常采用并联电源或者电池的形式来实现冗余电源供电，从而提高系统的可靠性。二极管“或”的形式是一种常见的解决方案。当输入电压下降或者欠压时，带有存储电容的二极管方案可以使负载保持有效的

供电配置

BT9352A 的工作电压可以低至 0V。这种情况需要一个外部的 2.9V 到 6V 的电源为 VCC 引脚供电。如果 VCC 电压输入在 2.9V 到 4.7V 之间时，VIN 引脚则必须低于 VCC 输入电压。

要给 VCC 在外部提供一个 2.9 到 6V 的电压对芯片进行供电。

将会有有一个 100 μ A 的电流对 MOSFET 的栅电容进行放电。

STATUSB 引脚，当 GATE 和 SOURCE 电压差大于 1.2V 时 STATUSB 引脚将会拉低。FAULTB 引脚，当过压或欠压故障时，FAULTB 引脚将会被拉低。当 MOSFET 的正向压降大于 250mV 时，证明 MOSFET 中电流过大或者功率管开路，也将会 FAULTB 引脚拉低。但是这种错误状态不会像过压保护或者欠压保护一样将关 MOSFET 关闭。

恒定电压供应。但是这样做时二极管的正向压降会有非常显著的功率损耗产生。

BT9352A 利用一个外部的 N 沟道 MOSFET 来解决这个问题。MOSFET 开启时，输入电压与负载之间只有一个很小的正向压降。并且当输入电压降至低于输出电压时，MOSFET 将快速关闭。从而实现一个理想二极管的功能。

VCC 引脚需要连接一个 0.1 μ F 的旁路电容到地，并且该电容应该尽量的靠近器件引脚。当输入电压 VIN 高于 2.9V 时，VCC 电压则不需要单独的外部供应。此时是旁路电容仍然需要添加。




图 4 带有状态显示和错误显示的 12V 理想二极管




图 5

关于 GATE 和 CPO 启动

在单 MOSFET 应用中，最初 CPO 电压会通过一个内部二极管随 SOURCE 引脚被拉高。在 Back-to-Back 应用中，CPO 将从 0V 开始，并且 SOURCE 电压接近应用中的最低电位。CPO 将从 VCC 电压正常工作 10µs 后开始上升。再过 40µs 以后，如果欠压、过压、和正向压差检测允许，GATE 也将开始随 CPO 电压上升。电压上升斜率由 CPO 和 GATE 之间的储存快速上拉电荷的电容大小决定。内置的 CPO 电压钳位会限制其高于 SOURCE 电压最多 7V，而 GATE 电压将由整个压差检测环路调节决定。

MOSFET 选择

BT9352A 驱动一个 N 沟道的 MOSFET 来传输负载电流。比较重要的参数是 MOSFET 的阈值电压、最大源漏耐压和导通电阻 $R_{DS(on)}$ 。

MOSFET 栅极驱动电压在 5V 和 7V 之间，从而允许用来作为逻辑电平驱动 N 沟道 MOSFET。因为输入电压有可能降低到 0V，所以 MOSFET 的 BVDSS 选择上要高于应用中的电源电压。

当正向压降过大并且超过 250mV 时，MOSFET 判定为开路故障，FAULTB 引脚将会拉低。另外导通电阻 $R_{DS(on)}$ 要足够小，一方面用以保证不会在最大的负载电流下触发错误状态，另一方面需要确保 MOSFET 处在额定功率范围之内。

CPO 外接电容选择

推荐外部 CPO 引脚和 SOURCE 引脚之间的电容接近 MOSFET 的 C_{ISS} 电容的 10 倍。较大的电容会使内部电荷泵为其充电的时间增长。较小的电容会在栅极快速上拉期间产生更大的电压波动，因为栅极快速上拉过程中，电荷会从 CPO 电容转移到栅极电容中。

性能图表




图 6 单 MOSFET 应用启动波形




图 7 Back-to-Back MOSFET 启动波形




图 8 VIN 电流




图 9 VIN 电流 (外置 VCC)




图 10 VCC 电流




图 11 OUT 电流




图 12 CPO 电流




图 13 GATE 电流

- 如无特殊说明，上述所测波形数据均在（VIN=5V， $C_{CPO}=0.1\mu F$ ，常温 25℃）下测得。
- 测试数据来自工程样本。

欠压和过压保护

不同于被动二极管, BT9352A 可以防止超出范围的输入电压对负载电压的影响。此时需要使用 Back-to-Back 的应用方案, 并通过分压电阻对 UV 和 OV 引脚进行设定。

当功率管栅极关闭时, MOSFET Q2 可以阻止 Q1 体二极管的电流通过。电阻分压可以设置理想二极管的输入电压工作范围。当超过这个设定的电压范围时, GATE 电压将会被拉低, 并且 FAULTB 引脚电压也将会拉低。

在具有 Back-to-Back 的电路中使用 CPO 电容时, 当过压或欠压保护结束, 因为 MOSFET 栅极的快速变化, 负载电容将会有很大的浪涌电流产生。如果没有连接 CPO 电容, 那么浪涌电流的大小将取决于给栅电容充电的 CPO 上拉电流。

浪涌控制

BT9352A 也可以在热插拔的应用中进行浪涌控制。如下图, CPO 电容可以省略, 因为在此应用中不需要快速上拉功能。欠压保护会控制 GATE 电压保持关闭直到引脚接触。当欠压保护结束 40 μ s 以后, MOSFET 的栅极电压将会由于 CPO 上拉电流的充电而随之上升。

在 MOSFET 栅极增加一个 RC 网络可以进一步的减缓 dv/dt, 同时在反向电流和过压保护条件下进行快速关断。电阻 Rg 可以阻止 Q2 在高频振动。如果还需要额外的过流保护, 则还需要一个专用的热插拔控制器。




图 14 过压、欠压保护




图 15 理想二极管热插拔

外部 CPO 供电

在器件上电期间，内部电荷泵需要几毫秒时间来为 CPO 电容器进行充电。通过在 CPO 引脚连接外部供电可以缩短此时间。需要串联限流电阻来限制流入 CPO 和 SOURCE 引脚之间钳位电路的电流。并且 CPO 电源应该足以满足 MOSFET 的栅极驱动要求。

输入瞬态保护

当输入和输出电容非常小时，快速的电流变化会导致 VIN 和 OUT 引脚电压瞬态超过最大额定值。在使用单 MOSFET 的“OR”应用中，从 OUT 到地之间有必要加入一个浪涌抑制器。在没有浪涌抑制器的情况下，加入一个 $10\mu\text{F}$ 的输出电容足以防止大多数应用中的瞬时过压。在 Back-to-Back 应用中，需要根据具体使用的电源范围来判断是否需要在各个供电处进行保护。

布局参考




图 16 PCB 正面




图 17 PCB 背面

BT9352A

订购信息

器件型号	订货型号	封装	最小包装	工作结温	器件标记
BT9352A	BT9352ACC#TRPBF	DFN12	2000	-40℃ to 85℃	BT9352A
BT9352A	BT9352ACC#TPBF	DFN12	130	-40℃ to 85℃	BT9352A
BT9352AHR	BT9352AHRCC#TRPBF	DFN12	2000	-40℃ to 85℃	9352AHR
BT9352AHR	BT9352AHRCC#TPBF	DFN12	130	-40℃ to 85℃	9352AHR

联系电话: +86-400-833-2598 邮箱: sales@batelab.com 网址: <http://www.batelab.com>

封装信息

